مقطع : کارشناسی ارشد
دانشگاه : شاهد
تاریخ دفاع : 1390/11/10
اساتید راهنما : دکترمحمدباقر غزنوی قوشچی
اساتید مشاور :
اساتید داور :
مشاهده سایر پایان نامه های سیده فاطمه غمخواری
در این تحقیق، روش¬های پیاده¬سازی فیلتر با پاسخ ضربه محدود (فیلتر FIR) مورد بررسی قرار می¬گیرد. برای پیاده-سازی فیلتر FIR از دو واحد(MAC) Multiply Accumulate و Distributed Arithmetic (DA) استفاده می¬شود. پیاده¬سازی فیلتر FIR با DA از 50 تا 80 درصد مساحت اشغالی را بهبود می¬دهد؛ همچنین توان مصرفی را نیز کاهش می¬دهد. روش¬هایی برای بهبود ساختار اولیه¬ی DA نیز ارائه می¬شود که باعث افزایش کارایی فیلتر می¬شود.
همچنین در این تحقیق روش جدیدی برای پیاده¬سازی واحد DA معرفی می¬شود. مدار پیشنهادی بر اساس تغییر ساختار در معماری واحد حافظه می¬باشد که با جابجایی واحد پرمصرف جمع¬کننده به کار رفته در واحد حافظه، توان مصرفی را را تا 60 درصد در سطح ترانزیستوری و تا 30 درصد در سطح RTL بهبود می¬دهد. پیاده¬سازی در سطح ترانزیستوری با تکنولوژی 0.18 ماکرون انجام شده است. در سنتز ASIC تکنولوژی استفاده شده 0.18 ماکرون CMOS می¬باشد. بیشترین فرکانس کلاک برای فیلترهای پیاده¬سازی شده 165 مگاهرتز می¬باشد.